掃碼添加微信，獲取更多半導(dǎo)體相關(guān)資料
還記得什么時(shí)候我們可以在星期天給手機(jī)充電，直到下周末才再考慮嗎？曾經(jīng)有一段時(shí)間，在購(gòu)買手機(jī)時(shí)，電池壽命甚至不在前十名中。然而，如今，智能手機(jī)不斷被用于計(jì)算、游戲、視頻流和其他耗電的應(yīng)用程序，因此電池壽命比以往任何時(shí)候都更加重要。
經(jīng)典摩爾定律縮放曾經(jīng)用于同時(shí)改進(jìn)芯片“PPAC”——功率、性能和面積/成本——但由于 2D 縮放已經(jīng)達(dá)到物理極限，情況不再如此。展望未來，PPAC 的改進(jìn)將通過多種方法實(shí)現(xiàn)，包括縮小晶體管的新方法。簡(jiǎn)單地將晶體管做得更小已經(jīng)不夠了；我們還需要提高能效，以在小尺寸中提供最大性能。
延長(zhǎng)移動(dòng)設(shè)備電池壽命的一種方法是確保晶體管在應(yīng)該關(guān)閉的時(shí)候真正關(guān)閉。理想情況下，當(dāng)晶體管處于“關(guān)閉”狀態(tài)時(shí)，不應(yīng)有任何電流流過晶體管鰭通道和柵極。然而，在現(xiàn)實(shí)世界中，總會(huì)有少量電流通過溝道、結(jié)和柵極電介質(zhì)泄漏（稱為 I?off）。因此，制造商不斷努力將這些泄漏降至最低。
傳統(tǒng)上，通過增加對(duì)門的控制來減少I?off。FinFET 的創(chuàng)新就是一個(gè)很好的例子。在這個(gè)方案中，整個(gè)晶體管在垂直方向上被拉伸，使得溝道從襯底中凸起，柵極環(huán)繞鰭的三個(gè)側(cè)面。在特定的 2D 封裝中，柵極的較大接觸面積可以更好地控制漏電流。
FinFET 的硅鰭片中的大部分驅(qū)動(dòng)電流流向靠近材料表面而不是鰭片的中間，并且總電流幾乎與鰭片周長(zhǎng)（有效溝道寬度）成正比。這意味著當(dāng)我們縮小鰭片和鰭片間距和/或減少每個(gè)晶體管的鰭片數(shù)量以在每個(gè)晶片上包含更多晶體管時(shí)，我們還需要使它們更高以進(jìn)行補(bǔ)償（圖 1）；然而，在減薄、成形和增加鰭片的高度方面存在重大的工程挑戰(zhàn)。
圖 1. 鰭片輪廓從 22 納米到 10 納米的演變表明更高和更窄的輪廓需要更高的驅(qū)動(dòng)電流和更好的靜電。示意圖顯示了翅片輪廓和關(guān)鍵物理參數(shù)。
一個(gè)關(guān)鍵的縮放因素是縮小鰭片之間的空間或間距，以減少整體器件占用空間。以窄間距對(duì)窄鰭進(jìn)行圖案化非常具有挑戰(zhàn)性，因此行業(yè)標(biāo)準(zhǔn)方法是將鰭圖案化為可管理的寬度和間距，然后再對(duì)其進(jìn)行修整。傳統(tǒng)上，這是通過氧化鰭片頂部的幾個(gè)納米表面來實(shí)現(xiàn)的，然后使用濕化學(xué)在一個(gè)步驟中去除薄氧化層。這種“全局鰭片修整”方法以相同的速率蝕刻所有鰭片以獲得最大的可控性，但也給先進(jìn)設(shè)備帶來了嚴(yán)峻的挑戰(zhàn)。
? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 2. 鰭片顯示后全局鰭片修整的流程
整體翅片修整的第一個(gè)問題涉及修整后翅片的機(jī)械強(qiáng)度。在圖 2 所示的流程中，翅片修整后有許多熱過程，產(chǎn)生的應(yīng)力對(duì)內(nèi)翅片和外翅片產(chǎn)生不同的影響。這會(huì)導(dǎo)致鰭像孔雀羽毛一樣散開，這種變形會(huì)導(dǎo)致鰭通道應(yīng)力和通道流動(dòng)性的差異。
第二個(gè)挑戰(zhàn)是因?yàn)槿嘱捚拚瑫r(shí)修整了溝道和源漏 (S/D) 區(qū)域。如果 S/D 變窄，訪問阻力將上升并首先抵消鰭片修剪的任何好處。
解決這些問題需要一種創(chuàng)新的方法來僅修剪通道區(qū)域，同時(shí)保持 S/D 區(qū)域不變。在這種“局部硅鰭片修整”方案中，如圖 3 所示，未修整的鰭片在鰭片形成和金屬柵極之間的步驟中保持最大的機(jī)械強(qiáng)度。因此，它們?cè)诤罄m(xù)步驟中不易變形。另一個(gè)好處這種新工藝的特點(diǎn)是 S/D 沒有暴露，因此修整僅限于通道。這使我們能夠創(chuàng)建我們需要的精確輪廓：窄通道、寬源極和漏極，翅片變形最小。
?
圖 3. 去除偽柵極后局部鰭片修整的工藝流程為后續(xù)工藝步驟保留了鰭片的機(jī)械強(qiáng)度。
我們需要對(duì)氧化物和氮化物具有極高的選擇性，以防止損壞隔離物或其他材料（低 k 膜）。在我們最近的論文中，我們通過精確的蝕刻控制和甚至改進(jìn)的硅鰭線邊緣粗糙度（LER 2.1nm 前，1.8nm 后）證明了該方案的可行性。
?
注意:此處包含的信息、建議和意見僅供參考，僅供您考慮，查詢和驗(yàn)證，不以任何方式 保證任何材料在特定下的的適用性。華林科納CSE對(duì)以任何形式、任何情況，任可應(yīng)用、測(cè)試或交流使用提供的數(shù)據(jù)不承擔(dān)任何法法律表任，此處包含的所有內(nèi)容不得解釋為在任何專利下運(yùn)營(yíng)或侵如任何專利的 許可或授權(quán)。